## 3.2. Ekstrakcja informacji o energii promieniowania

Sygnał elektryczny generowany w akcie detekcji promieniowania jonizującego jest w istocie wynikiem konwersji energii, przebiegającej – zależnie od rodzaju detektora – w mniej lub bardziej złożony sposób. Jest on w efekcie nośnikiem informacji o energii pierwotnego wymuszenia, jakie stanowi właśnie rejestrowane promieniowanie. Informacja ta obciążona jest pewną nieoznaczonością uwarunkowaną szeregiem czynników – jak na przykład stochastycznym charakterem procesów fizycznych oraz zakłóceniami szumowymi – sprawiających, że odpowiedzi na identyczne wymuszenia promieniowania *monoenergetycznego* przyjmują wartości *losowe* o rozkładzie amplitudowym bardzo zbliżonym do gaussowskiego [144]. Na oscylogramie, dzięki poświacie ekranu lampy oscyloskopowej, efekt ten objawia się w postaci charakterystycznego "rozmycia" amplitud losowego fragmentu ciągu rejestrowanych impulsów. Zilustrowano go przesadnie na rysunku 84.



**Rys. 84** Oscyloskopowy obraz losowego fragmentu ciągu impulsów wyjściowych toru pomiarowego stanowiących odpowiedzi na promieniowanie monoenergetyczne.

Stopień zagęszczenia obserwowanych impulsów odzwierciedla w pewnej mierze ich rozkład amplitudowy. W naturalnej reprezentacji rozkład amplitudowy przedstawiany jest jako zależność funkcyjna

$$\frac{d\langle N\rangle}{dV}\Big|_{t_{akum}} = F(V), \tag{149}$$

w której:

dV – infinitezymalny przedział amplitud zliczanych impulsów

d < N > - zarejestrowana liczba impulsów o amplitudach zawartych w przedziale dV na poziomie V (tzw. różniczkowa liczba zliczeń)

- V średnia (bieżąca) wartość amplitudy rejestrowanych
- *t<sub>akum</sub>* interwał akumulacji (zliczania) impulsów.

Tego rodzaju rozkład zwany jest *rozkładem różniczkowym*, określanym również mianem *amplitudowego widma różniczkowego*. Stanowi on graniczną postać mierzalnego praktycznie *amplitudowego widma różnicowego* (zdefiniowanego jako zależność średniej częstotliwości impulsów  $\langle f \rangle$  o amplitudach mieszczących się w skończonym przedziale  $\Delta V$  od średniej wartości amplitudy V tego przedziału) przy  $\Delta V \rightarrow 0$ . Zauważmy, że przy raz ustalonym interwale akumulacji  $t_{akum}$  średnią częstotliwość zliczeń  $\langle f \rangle$  jednoznacznie określa liczba zarejestrowanych impulsów  $\Delta N$  (różnicowej liczby zliczeń).

Alternatywnym sposobem opisu rozkładu amplitudowego impulsów jest *rozkład całkowy* (*amplitudowe widmo całkowe*) podający zależność średniej częstości impulsów o amplitudzie przewyższającej poziom V od bieżącej wartości tego poziomu. Przy założonym, stałym interwale zliczania  $t_{akum}$  zależność ta przyjmuje postać

$$N = F(V) \tag{150}$$

gdzie N stanowi liczbę impulsów o amplitudzie przewyższającej poziom V.

Na rysunku 85 przedstawiono hipotetyczne diagramy obu rodzajów widm amplitudowych



**Rys. 85.** Rozkłady (widma) amplitudowe impulsów a) różniczkowy b) całkowy

Obydwa rozkłady niosą wprawdzie taką samą informację, o wiele dogodniejszym w praktyce i zapewniającym wyższą dokładność estymacji wyznaczanego parametru jest jednak rozkład różniczkowy. Własność tę łatwo zauważyć na przedstawionych diagramach, na których w tym właśnie celu zaznaczono położenia charakterystycznych punktów rozkładu:  $V_d$  – (doliny) oraz  $V_p$  – (piku). Prostszą technicznie okazuje się natomiast realizacja układu do pomiaru rozkładu całkowego.

Urządzenia elektroniczne służące do pomiaru widm amplitudowych impulsów (selektorów według amplitudy), zależnie od techniki selekcji, można podzielić ogólnie na dwie grupy:

- selektory działające na zasadzie porównania analogowego
- selektory z cyfrowym kodowaniem amplitudy impulsu.

W pierwszej grupie mieszczą się *dyskryminatory całkowe* oraz ich złożone struktury, tworzące *dyskryminatory różniczkowe*. Pomiar w obu przypadkach dokonywany jest techniką "krok po kroku" dla założonego z góry zbioru wartości amplitud impulsów, w tym również "poskoku" ich amplitudy. W obu rodzajach selektorów tej kategorii podstawową jednostką funkcjonalną jest *komparator* względnie, pełniący jego funkcję, *regeneracyjny dyskryminator progowy*. Zadaniem jej jest wygenerowanie impulsu o standardowej amplitudzie w odpowiedzi na każdy impuls wejściowy przewyższający zadany poziom referencyjny. Brak odpowiedzi na impulsy wejściowe o niższych amplitudach wyklucza tę ich część z dalszego procesowania (zliczania).

W przypadku selektorów drugiej grupy wszystkie impulsy wejściowe podlegają procesowi *konwersji analogowo-cyfrowej* i rejestracji w bloku pamięci cyfrowej, zaś ewentualne odcięcia ich części (zarówno dolnej jak i górnej) dokonywane są techniką dykryminacji analogowej.

## 3.2.1. Układy dyskryminatorów całkowych.

Prawzorem współczesnych układów typu regeneracyjnego wykonanych na dyskretnych elementach półprzewodnikowych jest układ lampowy *Schmitta* [67]. Na rysunku 86 przedstawiono schematy ideowe dwu konfiguracji tego układu: bistabilną i monostabilną, przystosowane do pracy w trybie *detekcji poziomu*.



Rys. 86.Układy progowych dyskryminatorów regeneracyjnych<br/>a) bistabilny tryger Schmittab) uniwibrator

Osnowę obu struktur stanowi konwencjonalna *dwójka ze sprzężeniem emiterowym*. Pożądane własności funkcjonalne nadają im pętle *dodatniego sprzężenia zwrotnego* oraz *obwody polaryzacji spoczynkowej* obu tranzystorów. W szczególności dodatnie sprzężenie zwrotne warunkuje wzbudzenie procesu relaksacyjnego po wprowadzeniu obu tranzystorów w stan aktywny, natomiast polaryzacja spoczynkowa wymusza stan odcięcia pierwszego (w porządku topologicznym) tranzystora  $-T_1$ , oraz nasycenie drugiego  $-T_2$ .

Fenomenologia pracy obu wersji jest podobna. Pod działaniem impulsu wejściowego (dodatniego w przypadku tranzystorów typu n-p-n) o amplitudzie przewyższającej określony poziom progowy  $V_A$ , tranzystor  $T_1$ , a w następstwie przyczynowo-skutkowym również  $T_2$ , zostają wprowadzone w stan aktywny. W takich warunkach, w efekcie działania dodatniego sprzężenia zwrotnego, wzbudzony zostaje proces regeneracyjny.

W przypadku a) prowadzi on do przełączenia tranzystorów  $T_1$  i  $T_2$  w alternatywne stany przewodzenia, w których są utrzymywane do chwili gdy poziom impulsu pobudzającego spadnie do wartości progowej przerzutu zwrotnego  $V_B \chi V_A$ . (Znakiem " $\chi$ " wyróżniono tu umownie możliwe przypadki "=" lub "<" uwarunkowane ilościowymi relacjami parametrów układu, decydującymi o kształcie charakterystyki trygera). Odpowiedź trygera przybiera zatem formę impulsu prostokątnego o czasie trwania równym interwałowi dzielącemu momenty osiągnięcia przez impuls wejściowy granicznych poziomów  $V_A$  i  $V_B$ .

W przypadku b) zainicjowany proces regeneracyjny rozwija się w sposób niezależny od dalszego przebiegu wejściowego impulsu wyzwalającego, a rozciągłość czasowa wygenerowanego (również prostokątnego) impulsu wyjściowego podyktowana jest wyłącznie przez wartości parametrów obwodu dodatniego sprzężenia zwrotnego.

Dopełnienie podstawowego warunku odcięcia tranzystora wejściowego  $(T_1)$  w stanie spoczynkowym (wyczekującym) i zapewnienie założonej stabilności tego stanu wymaga ustawienia wstępnej polaryzacji jego bazy na dobrze określonym poziomie poniżej wartości progowej  $V_A$ . Poziom ten wyznacza w konsekwencji dolną granicę zakresu pomiarowego dyskryminatora całkowego stanowiącą zazwyczaj 1% jego szerokości. W strukturze układu determinuje go dzielnik wejściowy ( $R_{I}$ ,  $R_{II}$ ), a wchodzący w jego skład potencjometr P umożliwia skanowanie nominalnego zakresu pomiarowego.

Przedstawiony skrótowo opis fenomenologiczny trygera *Schmitta* ilustruje przedstawiona na rysunku 87 jego (idealizowana) charakterystyka przejściowa.



**Rys. 87.** Idealizowany przebieg charakterystyki przejściowej trygera *Schmitta*.

Przypomnijmy w skrócie ważniejsze zależności warunkujące pracę trygera *Schmitta*. Wyjściowymi w tym aspekcie są ogólne równania determinujące stan odcięcia i nasycenia tranzystorów, oraz warunek wzbudzenia procesu relaksacyjnego układu w ich stanie aktywnym. W stosowanej powszechnie notacji przyjmują one postać

- Warunek odcięcia  $V_{BE} \le 0$  (151)
- Warunek nasycenia  $\beta I_B > I_K$  (152)

• Warunek wzbudzenia 
$$bk_{\nu} \ge 1$$
 (153)

gdzie:

 $V_{BE}$  – napięcie baza-emiter

- β współczynnik wzmocnienia prądowego tranzystorów
- $I_B$  prąd bazy
- $I_K$  prąd kolektora
- b transmitancja pętli sprzężenia zwrotnego
- $k_V$  wzmocnienie "w otwartej pętli".

Szczegółową analizę tranzystorowej wersji trygera *Schmitta* znaleźć można w ogólnie dostępnych opracowaniach podręcznikowych, jak np. [145], [146], [147] oraz w publikacjach naukowo-technicznych [148], [149], [150]. Na jej gruncie sformułowano formuły opisujące podstawowe parametry techniczne trygera, oraz zależności determinujące ilościowe relacje wartości elementów układowych, stosownie do wymogów kryterialnych (151÷153).

Do grupy parametrów technicznych (użytkowych) zaliczają się poziomy napięć progowych *pierwszego przerzutu*  $V_A$  i *przerzutu zwrotnego*  $V_B$ , *napięcie wyjściowe odpowiedzi*  $V_0$ oraz *wielkość histerezy*  $V_H$ , określają one zarazem punkty załamania charakterystyki przejściowej trygera (rys. 87). Uwzględniając uprawnione założenia upraszczające wynikające z rodzaju zastosowanych tranzystorów (jak np.  $\beta >> 1$ , zaniedbywalne wartości prądu zerowego  $I_{K0}$  i napięcia nasycenia złącza kolektor-emiter  $V_{KE (nas)}$ ) tudzież z racjonalnego doboru (zakładanych w procedurze obliczeniowej) wartości elementów biernych układu formuły te przybierają postać uproszczoną:

$$V_A \approx V_{CC} \frac{R_E}{R_E + R_{K2}} \tag{154}$$

$$V_B \approx V_{CC} \frac{R_E}{R_{K1} + \frac{R_E}{b}}$$
(155)

$$V_o \approx V_{CC} \left[ 1 - \frac{R_E}{R_{K2} + R_E} \right]$$
(156)

$$V_{H} = V_{A} - V_{B} \approx V_{CC} R_{E} \left[ \frac{1}{(R_{K2} + R_{E})} - \frac{1}{(R_{K1} + \frac{R_{E}}{b})} \right]$$
(157)

gdzie  $b = \frac{R_2}{R_1 + R_2}$ 

Warunki zapewnienia założonego stanu spoczynkowego (nasycenia tranzystora  $T_2$ ) oraz wzbudzenia procesu regeneracji determinują natomiast odpowiednio równania (158) i (159)

$$R_{2} \ge \frac{\beta_{2\min} R_{E} R_{1}}{\beta_{2\min} R_{K2} - R_{1}}$$
(158)

$$b k_{V} = \frac{R_{2}}{(R_{1} + R_{2})} \frac{\beta \left[ R_{K1} \| (R_{1} + R_{2}) \right]}{R_{e} \beta + R_{G} + \left( R_{1} \| (R_{2} + R_{K1}) \right)} > 1$$
(159)

Sygnał wejściowy dyskryminatora jest z reguły obciążony w mniejszym lub większym stopniu szumami. Mogą one powodować (zwłaszcza przy relatywnie powolnym narastaniu impulsu) wielokrotne przekroczenia zadanego poziomu dyskryminacji, skutkując mnożeniem impulsów odpowiedzi. Zjawisku temu skutecznie zapobiega istnienie *histerezy* dyskryminatora, której rozciągłość winna przewyższać nieco amplitudę spodziewanych szumów.

W konwencjonalnym układzie *Schmitta* regulacji szerokości histerezy dokonuje się najczęściej przez odpowiedni dobór wartości rezystancji kolektorowych  $R_{K1}$  i  $R_{K2}$ . Schemat z rysunku 151a sygnalizuje alternatywny sposób regulacji *histerezy* dodatkowym rezystorem  $R_e$ włączonym w obwód emitera tranzystora  $T_2$ .

Podane wyżej formuły dopuszczają w zasadzie dowolną wartość *transmitancji gałęzi dodatniego sprzężenia zwrotnego* **b**. W skrajnym przypadku można ją przyjąć równą jedności. Prowadzi do zmodyfikowanej konfiguracji [151], w której kolektor tranzystora  $T_1$  łączy się bezpośrednio z bazą tranzystora  $T_2$ , jak to ukazano na rysunku 88.



Rys. 88. Zmodyfikowana konfiguracja dyskryminatora Schmitta

Warunek wzbudzenia (153) wyraża wówczas nierówność

$$k_v > 1, \tag{160}$$

zaś wyrażenia opisujące napięcia progowe przerzutów  $V_A$  i  $V_B$ , oraz potencjał emiterów  $V_E$  (przy zaniedbaniu napięć nasycenia  $V_{BE(nas)}$  i  $V_{CE(nas)}$ ) sprowadzają się odpowiednio do postaci uproszczonej

$$V_{A} = \frac{R_{E}}{R_{E} + (R_{K1} \| R_{K2})} V_{CC} + V_{BE(on)}$$
(161)

$$V_{B} = \frac{R_{E}}{R_{E} + R_{K1}} V_{CC} + V_{BE(on)}$$
(162)

$$V_{E} = \frac{R_{E}}{R_{E} + (R_{K1} \| R_{K2})} V_{CC}$$
(163)

Na miarę przyjętych przybliżeń pozwalają one określić szerokość histerezy  $V_H$  oraz amplitudę impulsu wyjściowego  $V_{o max}$ .

Konfigurację tę, ze względu na jej prostotę, wykorzystano w monolitycznym układzie scalonym bramki TTL-owskiej (S/NAND) typu SN74132 [152]. Przy znamionowych wartościach rezystancji:  $R_{K1} = 2 \text{ k}\Omega$ ,  $R_{K2} = 1,2 \text{ k}\Omega$ ,  $R_E = 460 \Omega$  i napięciu zasilania  $U_{CC} = 5 \text{ V}$ , jej progowe napięcia przerzutów wynoszą odpowiednio  $V_A = 1,65 \text{ V}$  oraz  $V_B = 0,82 \text{ V}$ .

Realizacja w technice bipolarnej ma strukturalnie identyczny odpowiednik na przyrządach unipolarnych. Dla przykładu, na rysunku 89 przedstawiono schemat pierwszej takiej realizacji MOS-owskiej [153].



**Rys. 89.** Schemat ideowy zmodyfikowanej wersji dyskryminatora *Schmitta* na tranzystorach polowych MOS.

Miano *trygera Schmitta* – przez wzgląd na podobieństwo charakterystyki przejściowej – nadano również układowi logicznemu zrealizowanemu w technice CMOS-owskiej na osnowie inwertera komplementarnego  $(T_1 - T_2)$  [151]. Schemat tej konfiguracji pokazano na rysun-ku 90.



Rys. 90. Schemat CMOS-owskiej konfiguracji dyskryminatora Schmitta

W celu zróżnicowania poziomów napięć przełączających przy narastaniu ( $V_A$ ) i zaniku ( $V_B$ ) impulsu, inwerter ten uzupełniono drugą, bocznikującą go parą komplementarną ( $T_3 - T_4$ ) oraz – sterującym ją zwrotnie – konwencjonalnym stopniem inwertującym. Dla wyjaśnienia zasady działania układu przypomnijmy, że napięcie przełączania zwykłego inwertera komplementarnego zależy od tzw. *ilorazu beta* (ang. *β-ratio*) tj. stosunku parametrów materiałowo-konstrukcyjnych  $\beta_n$  i  $\beta_p$ \*) obu tranzystorów składowych [154]. Zauważmy nadto, że do momentu przełączenia, stan na wejściu układu przenoszony jest na wejścia pary bocznikującej. W rezultacie tranzystor  $T_3$  zostaje odcięty a pozostałe tranzystory tworzą efektywną strukturę inwertera złożoną z równolegle połączonych tranzystorów  $T_2$  i  $T_4$  typu "p" oraz tranzystora  $T_1$  typu "n". Jej *iloraz beta* ulega wówczas odpowiedniej redukcji do wartości  $\beta_1/(\beta_2+\beta_4)$ , powodując w efekcie podniesienie poziomu przełączenia  $V_A$ . Z chwilą wymuszenia przełączenia zostaje odcięty tranzystor  $T_3$  przy równoczesnym wprowadzeniu tranzystora  $T_4$  w stan aktywny. W konsekwencji *iloraz beta* wzrasta do wartości  $\beta_1/\beta_2$ , co skutkuje obniżeniem progu przełączenia zwrotnego  $V_B$ . Przewodzący w tych warunkach tranzystor  $T_4$  przyspiesza powrót układu do stanu spoczynkowego.

Przypomnijmy wreszcie, że globalny parametr  $\beta$  (w terminologii anglosaskiej określany mianem *gain factor*) określony jest wyłącznie przez materiałowe i geometryczne parametry tranzystora polowego, a mianowicie

$$\beta_{(n,p)} = \frac{\mu_{(n,p)}^* Z C_{ox}}{L}$$
(164)

gdzie: µ\* – efektywna ruchliwość powierzchniowa nośników ładunku (n,p)

Cox – pojemność warstwy tlenku na jednostkę powierzchni

Z – metalurgiczna szerokość kanału

L – metalurgiczna długość kanału.

Ustalenie poziomów progowych przełączania układu  $V_A$  i  $V_B$ , a tym samym szerokości histerezy  $V_H$ , musi być zatem dokonane na etapie projektowania technologicznego i nie można ich później korygować elementami zewnętrznymi. Z tego też powodu omawiana konfiguracja znajduje zastosowanie głównie w specjalizowanych strukturach scalonych typu ASIC (*Application Specific Integrated Circuits*).

W spektrometrycznej aparaturze pomiarowej drugiej i trzeciej generacji, opartej na szerokim wykorzystaniu układów scalonych średniej skali integracji (MSI), w konstrukcji dyskryminatora całkowego wykorzystano szybkie, monolityczne komparatory napięcia [155],[156]. Ich podstawowa (wewnętrzna) struktura jest uzupełniona (zewnętrzną) rezystywną pętlą dodatniego sprzężenia zwrotnego, dzięki czemu zwiększa się szybkość ich przełączania, oraz modyfikuje ich charakterystyki przejściowe do postaci właściwej trygerowi *Schmitta*. Schemat takiej realizacji oraz jej charakterystykę przejściową pokazano na rysunku 91.



**Rys. 91.** Schemat układu dyskryminatora *Schmitta* na komparatorze napięcia (a) i jego charakterystyka przejściowa (b).

Inherentne własności komparatora określone są między innymi wzmocnieniem napięciowym w otwartej pętli  $k_{V_s}$ , oraz poziomami napięcia wyjściowego: górnego  $V_G$  i dolnego  $V_D$ (n.b. dobranymi według wymagań techniki TTL). Wielkości te wespół z transmitancją pętli sprzężenia zwrotnego b determinują rozpiętość histerezy  $V_H$ . Na podstawie odwzorowania graficznego charakterystyki przejściowej z rysunku 154 b możemy więc napisać

$$\frac{V_G - V_D}{V_H} = -\frac{k_V}{1 - bk_V}$$
(165)

skąd przy uwzględnieniu z reguły dobrze spełnianego warunku  $bk_V >> 1$ , oraz struktury pętli sprzężenia zwrotnego, dla której

$$b = \frac{R_2}{(R_2 + R_3)} \tag{166}$$

otrzymujemy

$$V_{H} = \frac{V_{G} - V_{D}}{b} = (V_{G} - V_{D}) \frac{R_{2}}{R_{2} + R_{3}}$$
(167)

Wprowadzenie na wejście porównawcze napięcia referencyjnego  $V_{REF}$ , mieszczącego się w zakresie dopuszczalnych napięć wejściowych, przesuwa odpowiednio poziomy przełączania do wartości

$$V_{A} = V_{REF} + (V_{G} - V_{REF}) \frac{R_{2}}{R_{2} + R_{3}}$$
(168)

$$V_B = V_{REF} + (V_D - V_{REF}) \frac{R_2}{R_2 + R_3}$$
(169)

Drugie człony sum w obu wyrażeniach reprezentują spadki napięcia  $V_{R2}$  na rezystancji  $R_2$ spowodowane przepływem prądu wymuszonego różnicą potencjałów ( $V_o$ - $V_{REF}$ ) w strefach poza-histerezowych. Dla zapewnienia ścisłej odpowiedniości zadawanego *helipotem* napięcia referencyjnego  $V_{REF}^*$  i napięcia progowego  $V_A$  niezbędne jest zatem odpowiednie podwyższenie wartości napięcia źródłowego  $V_{REF}$  oraz skompensowania składowej stałej  $V_G b$ . Wymogi te unaocznia przekształcona forma zależności (168)

$$V_{A} = V_{REF} (1-b) + V_{G} b$$
(169)

Typowym przykładem profesjonalnej realizacji dyskryminatora całkowego opartego na wykorzystaniu monolitycznego komparatora napięcia jest krajowej produkcji *dyskryminatora progowy* typu DP-21 [157]. Na rysunku 92 przedstawiono jego schemat blokowy.



Rys. 92. Schemat blokowy dyskryminatora progowego typu DP-21



Rys. 93. Schemat ideowy dyskryminatora progowego DP-21

Rysunek 93 ukazuje natomiast pełny schemat ideowy tego dyskryminatora. Wzajemne porównanie obu schematów pozwala łatwo zidentyfikować poszczególne bloki funkcjonalne dyskryminatora.

I tak, *blok regulacji progu* dyskryminatora zawiera parametryczny stabilizator na diodzie zenerowskiej D818E (stanowiący źródło napięcia wzorcowego), obwód regulacyjny z precyzyjnym potencjometrem 10-obrotowym (*helipot*) oraz wtórnik o niskiej impedancji wyjściowej, przekazujący napięcie referencyjne na wejście porównujące komparatora. Identyczny stopień wtórnikowy (*wtórnik wejściowy*) wyposażony w obwody zabezpieczające przed przeciążeniem amplitudowym zastosowano w torze sygnałowym, zapewniając wymaganą symetrię obwodów wejściowych komparatora.

W bloku *komparatora* wykorzystano scalony mikroukład monolityczny typu SN 72710 N w konfiguracji z dodatnim sprzężeniem zwrotnym. Impulsy wyjściowe komparatora w konfiguracji Schmitta cechuje stałość amplitudy oraz zróżnicowanie ich długotrwałości i czasów narastania. Parametry te są przeto korygowane w dwu kolejnych blokach funkcjonalnych dyskryminatora: *bloku formującym* i *uniwibratorze*.

Pierwszy z wymienionych, zbudowany na bramkach obwodu scalonego SN7400N, nadaje impulsowi wyjściowemu komparatora większą stromość krawędzi, drugi natomiast zrealizowany na elementach dyskretnych (BFYP 19) dokonuje standaryzacji amplitudowo-czasowej impulsu wyjściowego. Tak uformowany impuls o amplitudzie ok. 3,5 V i czasie trwania 60 ns przekazywany jest za pośrednictwem konwencjonalnego wtórnika emiterowego do gniazda wyjściowego dyskryminatora.

Nominalna czułość (rozdzielczość) dyskryminatora DP-21 osiąga poziom 50 mV, a zakres dyskryminacji obejmuje przedział od 100 mV do 10 V. Przypomnijmy na marginesie, że rozdzielczość amplitudowa jest podstawowym parametrem decydującym o przydatności dyskryminatora do pomiarów spektrometrycznych. Stąd też w różnych technikach (lampowej oraz półprzewodnikowej) podejmowano wiele prób zmierzających do realizacji układów dyskryminatorów progowych o istotnie wyższej rozdzielczości. Literatura przedmiotu eksponuje w tym aspekcie dwa rozwiązania układowe zaproponowane przez Kandiaha; wysokoczuły dyskryminator napięciowy na lampach elektronowych [158] oraz dyskryminator impulsów prądowych na tranzystorach [159]. Wspólną ich cechą jest przewodzenie obu elementów aktywnych podstawowej struktury trygera w jego stanie spoczynkowym w warunkach równoczesnej, sterowanej redukcji wzmocnienia pętlowego do poziomu wzbraniającego wzbudzenie procesu regeneracji ( $bk_{l} < 1$ ). W obu przypadkach zadanie funktora sterującego wzmocnieniem pętlowym  $(bk_V)$  pełni element nieliniowy (odpowiednio dioda próżniowa lub półprzewodnikowa). Znaczenie tych układów, uznawanych niegdyś za kamienie milowe rozwoju instrumentarium spektrometrii wysokiej rozdzielczości, dawno już przebrzmiało, stąd też ograniczymy się tylko do powyższych paru słów przypomnienia odsyłając czytelnika do prac oryginalnych oraz starszych opracowań podręcznikowych [36], [160], [161].

Przykładem podobnych usiłowań na gruncie układów opartych na wykorzystaniu rozporządzalnych struktur scalonych jest zaproponowany przez *Bayer*a dyskryminator dwukomparatorowy [162], [163]. Na rysunku 94 przedstawiono schematy dwu konfiguracji tego typu.



Rys. 94. Schematy ideowe dwukomparatorowych dyskryminatorów progowych

W obu wersjach zastosowano popularny mikroukład scalony typu SN 71711. Zawiera on dwa identyczne komparatory ze sprzężonymi wyjściami. Jeden z nich (górny) stanowi zasadniczy układ porównujący, drugi natomiast (dolny) pełni funkcję pomocniczą, której finalnym efektem jest znaczące przyspieszenie narastania odpowiedzi całej struktury. Jak łatwo zauważyć komparator wspomagający pracuje w reżymie uniwibratora pobudzanego wzmocnionym przez komparator główny różnicowym sygnałem wejściowym. Generowany przezeń impuls superpomuje z rozbudowującą się jeszcze odpowiedzią komparatora głównego w wyniku czego przełączenie jego stanu następuje przy odpowiednio niższym poziomie wymuszenia wejściowego. Uzyskany efekt jest równoznaczny z redukcją napięcia niezrównoważenia oraz istotnym zwiększeniem rozdzielczości. Według danych autora układu [164] zapewniał on rozdzielczość napięciową rzędu 0.1 mV. Różnice przedstawionych na rysunku 94 wersji układowe dotyczą tylko komparatora głównego, skonfigurowanego w przypadku a) w reżymie bez histerezy, a w przypadku b) – z histerezą.

## 3.2.2. Dyskryminatory różnicowe

Nazwa tej kategorii dyskryminatorów określa ich podstawową funkcję. Zadaniem ich jest mianowicie generacja wyjściowego *impulsu standardowego* w odpowiedzi na wymuszające impulsy wejściowe o amplitudach mieszczących się w zadanym przedziale (*oknie*), zawartym między wyróżnionymi, *skrajnie bliskimi* poziomami progowymi (*górnym* i *dolnym*). Rejestrowana w tak zdefiniowanym oknie amplitudowym liczba impulsów  $N_W$  stanowi więc **różnicę** ilości zliczeń impulsów  $N_D$  i  $N_G$  o amplitudach przewyższających odpowiednio *górny* i *dolny* próg dyskryminacji. Dodajmy, że *okno* dyskryminatora określane jest powszechnie równoważnym pojęciem *kanału* pomiarowego. Stąd też w praktyce funkcjonuje alternatywna nazwa dyskryminatora różnicowego – *jednokanałowy analizator amplitudy*.

Ogólna struktura dyskryminatora różnicowego wynika z jego zadań funkcjonalnych. Ukazuje ją schematycznie rysunek 95. W stopniu wejściowym zawiera ona równoległą parę czujników (monitorów) przekroczenia poziomów progowych. Z reguły funkcje ich pełnią dyskryminatory progowe: poziomu górnego (ULD - Upper Level Discriminator) i poziomu dolnego (LLD - Lower Level Discriminator). Generowane w nich sygnały podlegają z kolei przetworzeniu logicznemu w bloku formowania wzajemnego przekrycia (FWP), tworząc odpowiednio w torze czujnika poziomu dolnego sygnał informacyjny i w torze czujnika poziomu górnego sygnał wzbraniający dla układu antykoincydencyjnego (AK), stanowiącego, zwany również potocznie inhibitorem, trzeci blok funkcjonalny dyskryminatora różnicowego ( $V_{GP}>V_i>V_{DP}$ ) pobudzają tylko dyskryminator dolnego poziomu, a generowany w nim sygnał informacyjny przekazywany jest przez stopień antykoincydencyjny (AK) do nie uwidocznionego na rysunku układu zliczającego (rejestru). W przypadku amplitud przewyż-szających górny poziom ( $V_i > V_{GP}$ ) aktywizowane są obydwa dyskryminatory progowe.



Rys. 95. Schemat blokowy dyskryminatora różnicowego

*Sygnał wzbraniający* odbierany z czujnika górnego poziomu blokuje wówczas w układzie inhibitora (*AK*) przekaz *sygnału informacyjnego* do rejestru; zdarzenia takie są zatem przez układ ignorowane.

Zauważmy, że wobec skończonej szybkości narastania analizowanych impulsów wejściowych odpowiedź dyskryminatora dolnego poziomu wyprzedza odpowiednio odpowiedź dyskryminatora poziomu górnego. Na to wszakże, aby odpowiedź górnego dyskryminatora, t.j. generowany w nim impuls standardowy, spełniała funkcję *sygnału wzbraniającego*, musi on przekrywać w całości stowarzyszony z nim impuls dyskryminatora dolnego poziomu (*sygnał informacyjny*); niezbędne jest zatem odwrócenie wzajemnych relacji czasowych (następstwa czasowego) obu tych impulsów. Nieuwzględnienie tego warunku prowadzi w rezultacie do rejestrowania zdarzeń fałszywych. W przypadku użycia w układzie bistabilnych trygerów Schmitta, zachodzi nadto podwajanie liczby impulsów wyjściowych układu. Efekt ten zilustrowano na rysunku 96.



Rys. 96. Ilustracja efektu podwajania liczby fałszywych zliczeń.

- a) Przebieg analizowanego impulsu z zaznaczonymi progami dyskryminacji
- b) Odpowiedź dyskryminatora dolnego poziomu
- c) Odpowiedź dyskryminatora górnego poziomu
- d) Sygnał wyjściowy układu antykoincydencyjnego

Zwiększenie inercyjności układu antykoincydencyjnego pozwala praktycznie zaniedbać wymagania odnośnie sekwencji sygnału wzbraniającego i informacyjnego, wiąże się jednak z koniecznością odpowiedniego wydłużenia tych sygnałów a tym samym drastycznego ograniczenia maksymalnej szybkości zliczania. Możliwość tego rodzaju wykorzystano w **pierw-szej**, bardzo prymitywnej, **realizacji dyskryminatora różnicowego** [165], w której funkcję układu antykoincydencyjnego pełnił transformator z dwoma przeciwsobnie załączonymi uzwojeniami pierwotnymi zapiętymi odpowiednio na wyjścia obu dyskryminatorów progowych. Zasygnalizowany sposób można by nazwać *metodą bezpośredniej kompensacji*. Ze względu na jego inherentne ograniczenia został rychło zarzucony.

Powszechne zastosowanie znalazła natomiast wspomniana już wyżej *metoda przemiany relacji czasowych* sygnałów wyjściowych dyskryminatorów progowych. Operacji tej dokonuje subukład funkcjonalny nazwany umownie *blokiem formowania wzajemnego przekrycia* (*FWP*). Jego szczegółowa konfiguracja zależy od rodzaju zastosowanych czujników poziomu. Dla przykładu omówimy skrótowo trzy podstawowe struktury [36] wykorzystujące różnego rodzaju czujniki przekroczenia poziomu. Rysunek 97 przedstawia uproszczony schemat układu z bistabilnymi trygerami *Schmitta* ( $TS_{DP}, TS_{GP}$ ) w stopniach wejściowych. Ukazano na nim również przebiegi sygnałów na wejściu i wyjściu bloku formowania wzajemnego przekrycia (*FWP*) dla przypadku amplitudy analizowanych impulsów przewyższającej górny próg dyskryminacji. Elementy składowe bloku (*FWP*) pomieszczono w zacienionym polu schematowym. W szczególności w torze sygnału wzbraniającego zastosowano prosty układ wydłużający (*stretcher*) z diodą  $D_1$  i pojemnością pamiętającą  $C_{AK}$ , zapewniający przekrycie impulsu informacyjnego po jego stronie opadającej. Gałąź sygnału informacyjnego tworzy natomiast obwód różniczkujący  $C_D$ - $R_D$  oraz dioda  $D_2$ . Przekazywany tą drogą dodatni impuls informacyjny ulega silnemu zróżniczkowaniu, dając w efekcie parę komplementarnych impulsów "szpilkowych" przywiązanych



Rys. 97. Konfiguracja dyskryminatora różnicowego z trygerami Schmitta

odpowiednio do jego krawędzi narastającej i opadającej. Dioda  $D_2$  przepuszcza tylko drugi w kolejności impuls tej pary, zlokalizowany w czasie w obrębie wydłużonego impulsu wzbraniającego. Impuls ten uruchamia również subukład rozładowania pojemności akumulującej  $C_{AK}$  z niewielką zwłoką czasową  $t_D$  wnoszoną przez zawarty w nim człon opóźniający (*DEL*), przywracając stan spoczynkowy układu. Funkcję tę symbolizuje na schemacie klucz (*K*).

Rysunek 98 ukazuje z kolei konfigurację wykorzystującą w stopniu wejściowym parę trygerów monostabilnych (*uniwibratorów*)  $MW_{DP}$  i  $MW_{GP}$ . Przez racjonalny dobór długo-trwałości generowanych impulsów ( $T_{DP}$ ,  $T_{GP}$ ) można wówczas łatwo, bez potrzeby użycia stretchera, zapewnić właściwe przekrycie sygnału informacyjnego po jego stronie końcowej.



Rys. 98. Konfiguracja dyskryminatora różnicowego z uniwibratorami

Analogiczne przekrycie krawędzi czołowej sygnału informacyjnego zapewnia w tym przypadku włączony do jego gałęzi człon opóźniający (*DEL*). Strukturę bloku (*FWP*) uzupełnia wreszcie prosty stopień inwertujący (*INV*) dostosowujący polarność polarność sygnału wzbraniającego do wymogów inhibitora.

Alternatywą pierwszej konfiguracji z zapamiętywaniem poziomu sygnału wzbraniającego na pojemności akumulującej jest układ wykorzystujący w tym celu, wyzwalany regulowanym poziomem, przerzutnik bistabilny (*Flip-Flop*). Logika bloku formowania wzajemnego przekrycia tego układu pokrywa się więc wiernie z logiką jego prawzoru i nie wymaga szczegółowego opisu funkcjonalnego. Rysunek 99 podaje w uproszczeniu schemat blokowy takiego rozwiązania.



Rys. 99. Konfiguracja dyskryminatora różnicowego z przerzutnikiem

Funkcjonalnie sprawniejszym okazuje się układ stosujący w torze formowania sygnału wzbraniającego, zamiast przerzutnika wyzwalanego poziomem, tandem: tryger bistabilny – dwuzboczowy przerzutnik JK, a w gałęzi sygnału informacyjnego - subukład formujący impuls standardowy przywiązany do tylnej krawędzi odpowiedzi dyskryminatora dolnego poziomu. Ukazano go schematycznie na rysunku 100.



Rys. 100. Zmodyfikowana konfiguracja z przerzutnikiem JK

Powyższa koncepcja zdominowała współczesne rozwiązania układowe, znajdując zastosowanie w wielu opracowaniach fabrycznych. Dobrym przykładem w tym przedmiocie jest dyskryminator różnicowy krajowej produkcji – **analizator typ A-21** – wchodzący w skład systemu aparaturowego "STANDARD-70" [166]. W jego konstrukcji wykorzystano szeroko aktualne możliwości scalonej techniki analogowej i cyfrowej.

Na rysunku 101 przedstawiono schemat zasadniczych bloków funkcjonalnych dyskryminatora różnicowego tego typu. W jego stopniach wejściowych pracuje para komparatorów  $(K_{DP} \text{ i } K_{GP})$  typu SN72710N w układzie bistabilnych trygerów *Schmitta* z histerezą, polaryzowanych odpowiednio napięciami  $V_{DP}$  i  $V_{GP}$ , dostarczanymi z odrębnego (nie uwidocznionego na schemacie) bloku funkcjonalnego. Ich odpowiedzi podlegają pożądanym przekształceniom w przynależnych gałęziach układu *FWP*. W szczególności, tor formowania sygnału informacyjnego zawiera kaskadę trzech bramek logicznych A,B,C z wtrąconym obwodem różniczkującym utworzonym przez pojemność szeregową  $C_{d1}$  oraz wypadkową równoległą rezystancję obciążenia. W tak skonfigurowanej gałęzi na wyjściu trzeciej bramki (C), w odpowiedzi na impuls wejściowy przewyższający dolny próg dyskryminacji, pojawia się *krótkotrwały impuls informacyjny* przywiązany w czasie do tylnej krawędzi impulsu wyjściowego komparatora  $K_{DP}$ . W warunkach otwartej bramki *inhibitora* (G) przekazywany jest



**Rys. 101.** Schemat fragmentu układu analizatora typu A-21

- a) przebiegi impulsów w kaskadzie bramek toru formowania sygnału wzbronienia
- b) przebiegi impulsów w kaskadzie bramek toru formowania sygnału informacyjnego oraz bramek inhibitora dla przypadku  $V_{DP} < V_i < V_{GP}$
- c) przebiegi impulsów w układzie bramek inhibitora dla przypadku  $V_i > V_{GP}$

on na wyjście za pośrednictwem dodatkowej bramki logicznej (H). Warunki takie są spełnione dla impulsów o amplitudzie niższej od górnego progu dyskryminatora, gdy tor formowania sygnału wzbronienia utrzymywany jest w stanie spoczynkowym, a w konsekwencji poziom logiczny na wyjściu Q przerzutnika  $FF_G$  – wysoki. W nieco zmienionej kolejności ustawione są analogiczne elementy gałęzi formowania sygnału wzbronienia. Dzięki temu na wyjściu ostatniej w kaskadzie bramki uformowany zostaje impuls dodatniej polarności przywiązany do wiodącej krawędzi odpowiedzi komparatora  $K_{GP}$ . Impuls ten przestawia stan przerzutnika na alternatywny, sprowadzając w efekcie poziom na blokującym wejściu bramki inhibitora do stanu niskiego. Tym samym zablokowany zostaje tor sygnału (impulsu) informacyjnego, którego krawędź tylna przywraca ponownie stan spoczynkowy przerzutnika. Przedstawiony skrótowo opis fenomenologiczny uzupełniono na rysunku diagramami przebiegów sygnałów w wyróżnionych punktach węzłowych układu. Przykładem tendencji rozwojowych lat 70-tych tej kategorii spektrometrycznej aparatury jądrowej jest **analizator jednokanałowy typ 1202** produkowany seryjnie przez ZZUJ POLON w formie potrójnego bloku systemu "CAMAC" [167]. Schemat ideowy jego zasadniczej części ukazuje w uproszczeniu rysunek 102.



Rys. 102. Schemat podstawowego fragmentu analizatora jednokanałowego 1202

W porównaniu z analizatorem A-21 układ powyższy wykazuje szereg różnic zarówno konfiguracyjnych jak i koncepcyjnych. Pierwsze dotyczą toru formowania sygnału wzbronienia oraz, w podobnym zakresie, toru formowania sygnału informacyjnego. Drugie natomiast odnoszą się wyłącznie do systemu formowania sygnału informacyjnego. Gałąź formowania sygnału wzbronienia tworzą trzy subukłady funkcjonalne: kaskada inwerterów (*G,H*), układ różniczkujący (*I, J*) oraz przerzutnik (*FF<sub>GP</sub>*) typu *RS*; wszystkie wykonane na bramkach logicznych *NAND* typu SN 7400N. Szerokość dodatniego impulsu wyzwalającego przerzutnik determinują tu wartości obwodu całkującego (100 $\Omega$ , 68pF). W stanie spoczynkowym wyjście  $\overline{Q}$  tego przerzutnika utrzymywane jest na poziomie niskim.

Taką samą strukturę ma część gałęzi formowania sygnału informacyjnego (A, B, C, D,  $FF_{DP}$ ). Uzupełnia ją obwód *dyskryminatora wspomagającego (arming discriminator)* obejmujący konwencjonalny stopień różniczkujący, komparator blokowany ( $K_{DZ}$ ) oraz inwerter (E). W pierwszym stopniu tego obwodu, w efekcie różniczkowania impulsu wejściowego, formowany jest impuls bipolarny Stopień drugi pełni funkcję detektora przejścia przez zero (*zero crossing detector*), reagujący (w stanie aktywnym) zmianą poziomu logicznego na swoim wyjściu z chwilą zmiany polarności impulsu bipolarnego. Jest to jednak możliwe dopiero po przekroczeniu przez impuls wejściowy dolnego poziomu dyskryminacji, gdy wyjście Q przerzutnika  $FF_{DP}$  osiąga stan wysoki uaktywniając zablokowany uprzednio komparator  $K_{DZ}$ . Zmiana poziomu na wyjściu komparatora poprzez inwertor (E) przenosi się na wejście kasujące (R) przerzutnika  $FF_{DP}$  przywracając stan blokady *dyskryminatora wspomagającego* z opóźnieniem  $t_{inf}$  uwarunkowanym własnościami elementów zawartych w (wyróżnionej na schemacie grubszą linią) pętli sprzężenia zwrotnego. Efektem tej sekwencji przełączeń jest – formowany na wyjściu inwertera (E) – standardowy impuls o czasie trwania  $t_{inf}$  i poziomie logiki *TTL*, niosący informację o przekroczeniu przez impuls wejściowy dolnego progu dyskryminacji. Jest on przekazywany za pośrednictwem inwertera (*F*) na wejście informacyjne inhibitora (bramka *K*). Drugie jego wejście łączy się z wyjściem  $\overline{Q}$  przerzutnika  $FF_{GP}$ . W przypadku amplitudy impulsu wejściowego mieszczącej się w zadanym oknie analizatora sygnał informacyjny przekazywany jest do jego subukładów wyjściowych. Jeśli  $V_i > V_{GP}$ , pojawiający się wówczas na wyjściu  $\overline{Q}$  przerzutnika  $FF_{GP}$ , sygnał wzbronienia blokuje transmisję sygnału informacyjnego.

W opisie funkcjonalnym obu analizatorów amplitudy pominięto układy źródeł i regulacji napięć progowych. Umożliwiają one wykorzystanie analizatora w trzech wyróżnionych reżymach pracy: jako dyskryminator całkowy, analizator jednokanałowy (różnicowy dyskryminator "okienkowy") względnie dyskryminator różnicowy z niezależnie nastawianymi progami. Warto tu wspomnieć, że w analizatorze A-21 zastosowano (po raz pierwszy na skalę produkcji seryjnej) system regulacji ustawiający "okno" pomiarowe symetrycznie wokół nastawianej wartości progowej [168].

Jako swego rodzaju "ciekawostkę" układową odnotujmy również zaproponowany przez *E. Gattiego* [169] układ dyskryminatora różnicowego wykorzystującego jeden tylko dyskryminator progowy. Identyfikacja wysokości impulsu wejściowego dokonywana jest w tzw. "TECHNICE DODAWANIA SCHODKA NAPIĘCIOWEGO" (*Pulse-Increment Technique*)\*. Filozofię tej techniki ilustruje rysunek 103 ukazujący schemat blokowy podstawowej wersji układu.



**Rys. 103.** Schemat blokowy dyskryminatora różnicowego w układzie z jednym progiem dyskryminacji

Strukturę jego tworzą dwie równoległe gałęzie formowania sygnału informacyjnegoi sygnału akceptacji oraz zamykający je układ koincydencyjny – *UK*. W skład pierwszej gałęzi wchodzi układ wydłużający – *STR (stretcher)*, układ sumujący (+) oraz konwencjonalny dyskryminator progowy – *DP*. Gałąź druga zawiera tylko generator schodka napięciowego – *GSN*. Analizowany impuls wejściowy o amplitudzie  $V_i$  ulega rozciągnięciu w *stopniu wydłużającym* wyzwalając zarazem swym czołem *generator schodka napięciowego*, z celowo dobranym opóźnieniem  $\Delta t$ . Wytwarzany tu impuls o założonej, stałej amplitudzie  $\Delta V$  i długości  $t_{GSN}$  (równej dopełnieniu  $\Delta t$  do rozciągłości czasowej wydłużonego impulsu wejściowego  $t_{STR}$ ), dodawany jest do rozciągniętego (w subukładzie stretchera) impulsu wejściowego. Uformowany w ten sposób impuls wypadkowy przekazywany jest z kolei na wejście informacyjne układu koincydencyjnego. Podawany równocześnie na jego drugie wejście *schodek napięcio*-

<sup>\*)</sup> Technika ta zwana jest również metodą dodatkowego impulsu

*wy* pełni funkcję *sygnału akceptacji*. Na powyższym rysunku zamieszczono również diagramy przebiegów czasowych sygnałów wzdłuż torów obu wyróżnionych gałęzi układu. Nie trudno na ich podstawie zauważyć, że przy zadanym progu dyskryminacji  $V_{PR}$  subukładu DP, układ akceptuje wyłącznie impulsy wejściowe o amplitudach mieszczących się w przedziale  $\langle V_{PR} \div (V_{PR} + \Delta V) \rangle$ . Wysokość schodka napięciowego  $\Delta V$  determinuje w tej wersji układowej *bezwzględną* (stałą) rozdzielczość amplitudową układu. Alternatywna wersja zakłada natomiast stałość *względnej* rozdzielczości amplitudowej:  $(\Delta V/V_i) =$  const. Zapewnia ją przyjęty tu sposób formowania "schodka" w układzie przedstawionym schematycznie na rysunku 104.



**Rys. 104.** Prosta realizacja układu *dodawania schodka* (o wysokości proporcjonalnej do *V<sub>i</sub>*)

Stanowi go prosty pasywny czwórnik kształtujący z lekko niedopasowaną linią opóźniającą DL obciążoną rezystancją o wartości przewyższającej nieco jej oporność charakterystyczną  $R_o$ . (Oznaczmy dla wygody tę nadwyżkę rezystancji obciążenia symbolem  $\Delta R$ ). W takim trybie pracy decydujące o wysokości formowanego "schodka" współczynniki odbicia m i attenuacji k wyrażają odpowiednio związki:

$$m = \frac{(R_0 + \Delta R) - Z_0}{(R_0 + \Delta R) + Z_0} = \frac{\Delta R}{\Delta R + 2R_0} \stackrel{=}{=} \frac{\Delta R}{2R_0}$$
(170)

$$k \cong \frac{Z_o}{Z_0 + R_0} = \frac{1}{2}$$
 (171)

Wysokość "schodka" okazuje się więc liniową funkcją amplitudy impulsu wejściowego opisaną relacją

$$\Delta V \cong V_i \frac{\Delta R}{2\Delta R + 4R_0} \tag{172}$$

co oznacza, że względna rozdzielczość amplitudowa  $\frac{\Delta V}{V_i}$  jest wielkością stałą.

Dla "usadowienia" schodka na grzbiecie *k*-krotnie osłabionego impulsu wejściowego musi być nadto spełniony warunek

$$t_i > 2T_D \equiv \Delta t \tag{173}$$

sprowadzający się ze względów praktycznych do wymagania, aby  $T_D = \frac{t_i}{A}$ 

Układ formowania "schodka" z linią opóźniającą spełnia funkcję dwu subukładów poprzednio omówionej wersji: generatora *GSN* i sumatora (+). Osiągnięta prostota okupiona została jednak znacznym rozbudowaniem subukładów w (nie uwidocznionej na schemacie) gałęzi kształtowania sygnału akceptacji.

Dla wyznaczenia rozkładu amplitudowego impulsów za pomoca analizatora jednokanałowego konieczne jest przeprowadzenie dostatecznie licznej serii pomiarów jednostkowych przy różnych progach dyskryminacji. Liczebność tych pomiarów zależy głównie od rozdzielczości energetycznej toru spektrometrycznego oraz od szerokości zakresu pomiarowego. Procedura konstrukcji widma przy wykorzystaniu tak pozyskanych danych jest żmudna i uciążliwa. Znaczącym zatem usprawnieniem było wprowadzenie przez Fairsteina [170] tak zwanej "małej automatyzacji" - w bardziej jednak rozbudowanym układzie pomiarowym. Poza analizatorem zawierał on bowiem integrator liniowy z rejestratorem oraz blok elektrycznego napędu potencjometru regulacji progu. Zestaw taki umożliwiał sprzężenie obrotu potencjometru regulacji progu z przesuwem taśmy rejestratora techniką "wału elektrycznego" realizowanego za pośrednictwem zespołu selsynów. Dzięki temu powiązano współrzędne przesuwu taśmy rejestratora z wartościami napięcia dyskryminacji V<sub>PR</sub> uzyskując w efekcie bezpośrednio wykresy rozkładu amplitudowego impulsów wejściowych. Analizatory amplitudy wyposażone w tego rodzaju układ automatycznego przesuwu kanału zwane są potocznie układami z wędrującym kanałem (Sweep-Type Analyzer). Upowszechniły się one zasadniczo tylko w technice lampowej [106]. Ich alternatywę, stosowaną po dziś dzień w technice półprzewodnikowej, stanowi elektryczne sterowanie poziomem progowym analizatora napięciem pobieranym z potencjometru sprzeżonego mechanicznie z układem przesuwu taśmy [117], [166].

3.2.3. Wielokanałowe analizatory amplitudy impulsów.

Analizatory amplitudy z *wędrującym kanałem* znacznie usprawniły proces akwizycji informacji o różniczkowym rozkładzie amplitudowym impulsów. Stanowiąca podstawę tej metody technika sekwencyjnego zliczania impulsów w kolejnych kanałach (*oknach*) pomiarowych z *ciągłym przesuwem* względnie *skokowym przełączaniem* kanału obciążona jest jednak efektem *gubienia impulsów* spowodowanym "wyczekiwaniem" układu selekcji na pojawienie się w ciągu analizowanych impulsów wejściowych impulsu mieszczącego się w aktualnym oknie pomiarowym. W zakresie małych intensywności promieniowania efekt ten wymusza odpowiednie przedłużenie czasu pomiaru – bardzo niekorzystne w przypadku niestałości poziomu mierzonego promieniowania, a zwłaszcza w pomiarach promieniowania emiterów krótkożyciowych.

Na gruncie przykładowo wymienionych niedostatków eksploatacyjnych tego rodzaju analizatorów zrodziła się koncepcja systemu wielokanałowego, złożonego z odpowiednio licznego zespołu dyskryminatorów całkowych [171], [172], [173], o poziomach dyskryminacji ustalonych stosownie do założonej rozdzielczości i szerokości zakresu pomiarowego. Przez wzgląd na ich konfigurację zwano je również *konwerterami multidyskryminatorowymi*.

Dla realizacji układu wielokanałowego o założonej liczbie N przylegających do siebie kanałów, układ wymagał użycia (N + 1) dyskryminatorów progowych. Każda para sąsiadujących dyskryminatorów, o progach dyskryminacji odległych o wartość równą szerokości kanału, wyposażona była w autonomiczny układ antykoincydencyjny oraz przelicznik. Wobec istotnych trudności z zapewnieniem wymaganej w takiej strukturze bardzo wysokiej stabilności progów, jak również wysokich kosztów realizacji, analizatory tego rodzaju zawierały zazwyczaj od 20 do 30 kanałów. Rychło zresztą zostały wyparte przez układy z cyfrowym kodowaniem amplitudy analizowanych impulsów. Cezurę tej nowej jakości w instrumentarium spektrometrii amplitudowej wyznaczają prace *Wilkinsona* [174] oraz *Hutchinsona i Scarrota* [175]. Naturalny jej rozwój przebiegał stosownie do postępu w dziedzinie elektroniki, zarów-

no fizycznej jak i układowej, na osnowie ogólnej koncepcji wyróżniającej trzy zasadnicze podzespoły funkcjonalne:

- układ przemiany analogowo-cyfrowej,

- układ zliczająco-pamięciowy,
- układ *odczytu*.

Uwidoczniono je schematycznie na rysunku 105 ilustrującym w uproszczeniu typową strukturę analizatora wielokanałowego.



Rys. 105. Schemat blokowy wielokanałowego analizatora amplitudy impulsów

Podawane na wejście (*WE*) analizatora impulsy kierowane są do jego dwóch gałęzi równoległych zawierających odpowiednio blok przemiany analogowo-cyfrowej (*ADC*) oraz blok sterowania logicznego (*UKL. LOGIKI*). W pierwszym dokonywana jest podstawowa operacja *cyfrowego kodowania amplitudy* analizowanego impulsu, finalnym efektem której jest otwarcie – za pośrednictwem stowarzyszonego rejestru (*REJ. ADRESU*) – dostępu do odpowiedniej kolumny matrycy pamięci. Wyznaczony w tej operacji numer kolumny, stanowi w istocie cyfrowe odwzorowanie amplitudy mierzonego impulsu i jest równoznaczny z numerem kanału pomiarowego.

Równocześnie, pobudzony impulsem wejściowym, blok logiki uruchamia w układzie *zliczająco-pamięciowym* ciąg mikrooperacji, polegających na wczytaniu do rejestru danych (*REJ.DANYCH*) aktualnej zawartości wybranego przez rejestr adresowy kanału, dodaniu do niej jedynki (+1), oraz wprowadzeniu uzupełnionych w ten sposób danych ponownie do pamięci. Wzbogacenie stanu rejestru danych (a w konsekwencji zawartości stowarzyszonego kanału pamięci) o jednostkę dokumentuje fakt zarejestrowania kolejnego impulsu o amplitudzie właściwej danemu kanałowi.

W rezultacie, w pełnym cyklu pomiarowym wobec również cyfrowej formy zawartości każdego kanału, do *matrycy pamięci* zostaje wprowadzony cyfrowy zapis (*histogram*) wyznaczanego rozkładu amplitudowego. Z tego też względu w terminologii angielskiej nadano jej miano "*histogramming memory*".

Dla przejrzystości układu na jego uproszczonym schemacie blokowym zaznaczono tylko jedną ścieżkę rozkazów bloku logiki symbolizującą opisaną wyżej procedurę "dodawania jedynki". Blok logiki, za pośrednictwem nie uwidocznionych na schemacie ścieżek, steruje nadto szeregiem innych operacji. Jedną z nich stanowi operacja bieżącej wizualizacji rezultatów pomiaru. Prezentowane są one z reguły na ekranie oscyloskopu w postaci analogowej odwzorowującej rozkład amplitudowy (widmo) podlegającego pomiarowi ciągu impulsów. Rysunek 105 ukazuje schematycznie fragment blok*u odczytu* (para konwerterów cyfrowoanalogowych *DAC-X*, *DAC-Y* oraz oscyloskop) realizujący takie zadanie. Pominięto dla prostoty inne konwencjonalne sposoby odczytu jak wydruk cyfrowy oraz/lub analogowy czy też ewentualny zapis magnetyczny. Nie wnikając w szczegóły rozwiązania technicznego układu *logiki* dodajmy, że jej organizacja zapewnia przeplataną współbieżność procesów akumulacji danych i wizualizacji oscyloskopowej bieżącego stanu matrycy pamięciowej.

Ukazane na schemacie blokowym analizatora wielokanałowego subukłady funkcjonalne determinują w oczywisty sposób parametry techniczne skonstruowanego na jego osnowie spektrometru. Zwróćmy uwagę na jego dwa podstawowe parametry eksploatacyjne: *zdolność rozdzielczą* oraz *obciążalność*. O ile pierwszy z wymienionych zależy wyłącznie od rodzaju i własności konwertera analogowo-cyfrowego, to na drugi, określany alternatywnie przez *czas martwy spektrometru*, składają się czasy trwania poszczególnych mikrooperacji cyklu pomiarowego spektrometru:

- czas formowania impulsów wejściowych

- czas próbkowania

- czas przemiany (konwersji)

- czas transferu informacji między pamięcią a rejestrami (tzw. czas cyklu pamięci).

*Czas formowania* impulsów zależy od własności systemu filtracji toru spektrometrycznego. Z dobrym przybliżeniem można go utożsamiać z *czasem narastania* kształtowanego przezeń impulsu. Podobnie też drugi składnik czasu martwego uzależniony jest od rodzaju układu próbkującego. W przypadku cyfrowego kodowania amplitudy impulsów napięciowych próbka sygnału powinna być pobierana dokładnie w momencie osiągania przez nie wartości szczytowych. Pozorną trudność realizacji układu spełniającego takie wymaganie omija się w praktyce przez odpowiednie przedłużenie grzbietu impulsu. Umożliwiają je stosunkowo proste układy wydłużające\* (*stretcher'y*) pełniące w istocie funkcję pamięci analogowych. Rysunek 106 przedstawia w uproszczeniu "uogólniony" schemat blokowy tego rodzaju układu. Stanowi on w istocie tandem *detektora szczytowego* ( $D-C_{MEM}$ ) oraz *upustu* (UR).



Rys. 106. Uogólniony schemat blokowy układu wydłużającego.

Elementem *zapamiętującym* jest tu kondensator  $C_{MEM}$  ładowany za pośrednictwem diody D do wartości szczytowej (amplitudy) impulsu wejściowego. O charakterze "wydłużenia" impulsu decyduje z kolei rodzaj *upustu (subukładu rozładowującego) (UR)*. Zastosowanie w nim klucza zwierającego obwód z zadanym opóźnieniem pozwala "zamrozić" amplitudę impulsu na dowolny w zasadzie przeciąg czasu. Możliwość tę symbolizuje na schemacie hipotetyczny przebieg  $V_{o1}$  odpowiedzi układu na impuls wejściowy  $V_i$ . Pozostałe dwa przebiegi  $V_{o2}$  i  $V_{o3}$  sygnalizują odpowiednio możliwość liniowego rozładowania obwodu za pośrednictwem źródła prądowego oraz rozładowania wykładniczego (poprzez rezystor) ze zwiększoną stałą czasową.

*Czas próbkowania*, a ściślej mówiąc *czas śledzenia* (*tracking time*) sygnału wejściowego, w przypadku detektorów szczytowych niemal wiernie pokrywa się z czasem narastania analizowanego impulsu wobec znikomego wpływu układu próbkującego na globalną transmitancję spektrometrycznego toru pomiarowego.

<sup>\*)</sup> Wykorzystano je również w dyskryminatorach różnicowych (vide: rozdz. 3.2.2.)

*Czas przemiany (conversion time)* zależy również od metody i techniki przetwarzania, a więc od rodzaju zastosowanego konwertera. Mechanizm tego uzależnienia ukaże nam przegląd najbardziej upowszechnionych układów. Zaliczają się do nich:

- konwertery typu Wilkinsona
- konwertery z kompensacją wagową
- konwertery typu "flash".

*D.H. Wilkinson* w opracowanych przezeń konwerterach analogowo-cyfrowych [174], wykorzystał techniki *czasowego zamrożenia* amplitudy impulsu oraz *liniowego rozładowania* pojemności pamiętającej. Na rysunku 107 przedstawiono uproszczony schemat blokowy konwertera korzystającego z pierwszej techniki.



**Rys. 107.** Schemat blokowy impulsowego konwertera ADC z wydłużaniem impulsu.

W zwięzłym omówieniu zasady jego działania skorzystamy również z podanych na rysunku 108 diagramów, ilustrujących przebiegi sygnałów w newralgicznych węzłach układu. Podlegający pomiarowi impuls wejściowy ( $V_i$ ) przekazywany jest bezpośrednio do bloku sterującego (*BS*) oraz – za pośrednictwem bramki liniowej ( $B_I$ ) i bufora ( $W_I$ ) – do układu wydłużającego (*STR*), gdzie przybrawszy formę ( $V_W$ ) ustala poziom referencyjny komparatora (*K*). Zasygnalizujmy, że drugie wejście tego komparatora połączone jest z kluczowanym generatorem ( $G_L$ ) napięcia liniowo narastającego ( $V_L$ ).



Rys. 108. Diagramy przebiegów sygnałów w układzie z rys. 107.

Pobudzony impulsem wejściowym ( $V_i$ ) blok sterujący (BS), n.b. zwany zazwyczaj *układem logiki*, generuje sekwencję rozkazów według założonego a'priori algorytmu. I tak kolejno, po stwierdzeniu, że analizowany impuls osiągnął maksimum, rozkazem ( $-S_i$ ) blokuje bramkę li-

niową ( $B_l$ ) i z niewielkim opóźnieniem niezbędnym dla ustabilizowania poziomu, rozkazem (+ $S_2$ ) uruchamia (w chwili  $t_p$ ) generator napięcia liniowo narastającego ( $G_L$ ), a rozkazem ( $S_3$ ) ustawia przerzutnik (FF) w pozycji aktywizującej bramkę logiczną ( $B_2$ ). W rezultacie impulsy zegarowe z generatora wzorcowego ( $G_2$ ) o zadanej częstotliwości  $f_Z$  przekazywane są na wyjście układu (do rejestru adresowego bloku pamięci). Z chwilą zrównania poziomów sygnału ( $V_W$ ) i ( $V_L$ ) odpowiedź komparatora sprowadza stan przerzutnika (FF) do początkowego, powodując w efekcie zablokowanie bramki logicznej ( $B_2$ ) dla impulsów zegarowych. (oznaczmy ten moment symbolem  $t_k$ ). Informacja o zmianie stanu przewodzenia przerzutnika przekazywana jest zwrotnie ( $S_4$ ) do bloku sterującego, który w odpowiedzi, rozkazem ( $-S_2$ ) wyłącza działanie generatora ( $G_L$ ), a następnie rozkazem ( $S_3$ ) przez krótkotrwałe zwarcie pojemności pamiętającej  $C_A$ , wymusza jej rozładowanie i rozkazem ( $+S_l$ ) przywraca przewodzenie bramki liniowej ( $B_l$ ). Jak łatwo zauważyć, interwał T zawarty między  $t_k$  i  $t_p$  jest liniową funkcją amplitudy mierzonego impulsu. Zważywszy, że wyznacza on zarazem czas otwarcia bramki logicznej ( $B_2$ ), otrzymywana na jej wyjściu paczka impulsów zegarowych (N) stanowi cyfrowe odwzorowanie amplitudy analizowanego impulsu.

Oczywistym wymogiem, warunkującym pożądaną wysoką dokładność konwersji, jest utrzymanie niezmiennego poziomu wydłużonego impulsu  $V_M$  w okresie jego porównywania z sygnałem  $V_L$ . Związane z tym trudności ograniczają w konsekwencji przydatność tej wersji układowej do zakresu relatywnie niewielkich amplitud (tj. odpowiednio krótkich czasów przemiany). Z tego punktu widzenia korzystniejsza okazuje się wersja z *liniowym rozładowaniem* pojemności  $C_A$ . Ona też znalazła powszechne zastosowanie w wielu fabrycznych rozwiązaniach analizatorów amplitudy. Rysunek 109 przedstawia jej uproszczony schemat blokowy.



Rys. 109. Schemat blokowy impulsowego konwertera ADC z rozładowaniem liniowym

Osnowę tej konfiguracji stanowią, jak uprzednio, dwie równoległe gałęzie: *sterująca (BS)* oraz *wykonawcza (B<sub>1</sub>, STR, K, FF)* W opisie funkcjonalnym tego układu skorzystamy również – jak poprzednio – z ukazanych na rysunku 110 diagramów przebiegów czasowych sygnałów.



Rys. 110. Diagramy przebiegów sygnałów w układzie z rys. 109.

Impuls wejściowy ( $V_i$ ) również w tym przypadku przekazywany jest do dwóch gałezi; bezpośrednio do bloku sterującego (BS) oraz pośrednio, poprzez bramkę liniową  $(B_1)$  i bufor  $(W_i)$ , do układu wydłużającego (STR). Blok sterujący pobudzony impulsem wejściowym  $(V_i)$ generuje w odpowiedzi sygnały wykonawcze, z których  $S_1$  blokuje bramkę  $B_1$ ,  $S_2$  - aktywizuje źródło prądowe  $I_R$  natomiast  $S_3$  – przełącza stan przewodzenia przerzutnika *R-S*. W konsekwencji zostaje otwarta bramka logiczna  $(B_2)$  dla impulsów taktujących z generatora  $(G_Z)$ , kierowanych – jak uprzednio – do rejestru adresowego analizatora. Zainicjowany sygnałem  $S_2$ proces liniowego rozładowywania pojemności akumulującej  $C_A$  trwa do momentu zrównania poziomów na obu wejściach komparatora, to jest do chwili pełnego jej rozładowania. Komparator zmienia wówczas skokowo swój poziom na wyjściu powodując w efekcie przełączenie zwrotne (reset) przerzutnika, a w dalszej konsekwencji – blokadę bramki (B<sub>2</sub>). Stałość prądu rozładowującego zapewnia liniową relację między czasem otwarcia bramki (B2), a amplitudą impulsu wejściowego  $(V_i)$  W konsekwencji liczba impulsów zegarowych przekazanych do rejestru adresowego jest cyfrową miarą amplitudy impulsu wejściowego. Dla kompletności opisu funkcjonalnego dodajmy, że sygnał (S<sub>4</sub>) odbierany z komplementarnego wyjścia przerzutnika przywraca stan wyczekiwania konwertera.

Za trzecią wersję konwertera *Wilkinsona* uważa się obiegowo pochodny układ zaproponowany przez *H. Guillona* [176]. Funkcjonalnie jest on podobny do omówionego wyżej układu z rozładowaniem liniowym, z tą różnicą jednak, że zamiast rozładowania ciągłego zastosowano *rozładowanie schodkowe*. Liczba elementarnych schodków (o zadanej stałej wysokości) niezbędna do pełnego rozładowania pojemności  $C_A$  stanowi w tej metodzie cyfrową reprezentację amplitudy analizowanego impulsu ( $V_i$ ). Konfigurację układu przedstawiono schematycznie na rysunku 111.



Rys. 111. Schemat konfiguracji konwertera ADC z rozładowaniem schodkowym

Analizowany impuls wejściowy wykorzystywany jest tu również jako sygnał startowy dla układu sterującego (BS), który w odpowiedzi na takie wymuszenie generuje sekwencję sygnałów  $S_1$  i  $S_2$ . Pierwszy otwiera bramkę (B) w efekcie czego impuls wejściowy poprzez wtórnik (W) ładuje pojemność stretchera  $C_A$  do poziomu swej amplitudy, drugi natomiast uruchamia generator impulsów zegarowych ( $G_Z$ ) o przeciwnej niż  $V_i$  polarności. Impulsy te są przekazywane do subukładu z *pompą diodową* ( $C_S$ ,  $D_3$ ,  $D_4$  WI) injekującego (w odpowiedzi na każdy z nich) do pojemności  $C_A$  ładunek  $\Delta q$  równy

$$\Delta q = -V_Z C_S. \tag{174}$$

Powoduje on skokowe obniżenie napięcia na pojemności  $C_A$  o stałą zawsze wartość  $\Delta V$ :

$$\Delta V_X \mathop{=}_{C_S \ll C_A} - V_Z \frac{C_S}{C_A} \tag{175}$$

W rezultacie działania periodycznego ciągu impulsów zegarowych następuje schodkowa redukcja poziomu napięcia na pojemności  $C_A$  aż do całkowitego jej rozładowania. Proces ten ilustruje rysunek 112.



Rys. 112. Przebiegi sygnałów w przetworniku ADC z rozładowaniem schodkowym

Z chwilą spadku napięcia na pojemności  $C_A$  do zera, komparator powraca do swego stanu spoczynkowego, a zmiana poziomu na jego wyjściu, jako sygnał ( $S_3$ ) pobudza blok sterowania do przywrócenia spoczynkowego stanu generatora impulsów zegarowych ( $G_Z$ ) i liniowej bramki wejściowej (B). Zawarty w interwale procesu rozładowania schodkowy sygnał wyjściowy ( $V_X$ ), po odpowiednim uformowaniu (zróżniczkowaniu), jako cyfrowy nośnik informacji o amplitudzie impulsu wejściowego, przekazywany jest z kolei do rejestru adresowego analizatora.

Omówione wyżej konwertery analogowo-cyfrowe zaliczane są do kategorii przetworników z *przemianą pośrednią*, zachodzącą w sekwencji: amplituda  $\rightarrow$  czas  $\rightarrow$  liczba (impulsów).

Drugą, powszechnie stosowaną w wielokanałowych analizatorach amplitudy impulsów grupę stanowią konwertery, działanie których oparte jest na tzw. *metodzie kompensacji wago-wej\** (ang. *successive approximation*). Przemiana wielkości analogowej w cyfrową dokonywana jest w nich w procesie szeregu kolejnych, *bezpośrednich* porównań z wartościami wzor-cowymi, zadawanymi sekwencyjnie według założonej logiki. Z tego względu zaliczane są do kategorii przetworników z *przemianą bezpośrednią*. Pierwszą próbę zaadaptowania tej meto-dy (wykorzystywanej w układach elektronicznych maszyn cyfrowych [177]), do wielokanałowych analizatorów amplitudy impulsów przypisuje się [178] *Mac Mahonowi* [179]. Dla wyjaśnienia zasady działania opartego na tej metodzie konwertera posłużymy się ogólnym schematem blokowym przedstawionym na rysunku 113.



Rys. 113. Schemat blokowy impulsowego konwertera ADC z kompensacją wagową

<sup>\*)</sup> Czasem nazywana również metodą ważonego sumowania

Ukazuje on, zawarte w zacienionym polu schematowym, podstawowe bloki funkcjonalne konwertera (*UKŁAD LOGIKI, REJESTR PRZESUWNY, REJESTR WYJŚCIOWY, KONWERTER c/a, DRAJWERY LINII*), oraz wejściową gałąź kondycjonującą (*STRETCHER*).

Analizowany impuls wejściowy  $V_i$ , jak w każdej wersji konwertera, pełni funkcję sygnału startowego (START), uaktywniając blok sterowania konwertera (układ logiki - UL). Blok ten – dla prostoty prezentacji – przedstawiono w sposób globalny z pominięciem jego wewnętrznej konfiguracji. W odpowiedzi na sygnał START układ logiki monitoruje przebieg sygnału wejściowego i generuje sekwencję rozkazów według założonego algorytmu. W pierwszym jego kroku rozkazem  $(S_1)$  powoduje wyzerowanie rejestrów (przesuwnego i wyjściowego). Z niewielką zwłoką, niezbędną dla ustalenia poziomu wyjściowego stretchera, rozkazem  $(S_2)$  blokuje bramkę liniowa (B), po czym rozpoczyna się właściwy proces konwersji. W jego trakcie impulsy taktujące z wewnętrznego zegara przemiatają kolejne pozycje rejestru przesuwnego poczynając od najstarszego bitu (MSB). W każdej jego pozycji sygnał ( $S_3$ ) wpisuje "jedynkę" do stowarzyszonej komórki rejestru wyjściowego, wzbogacajac jego stan z przynależną danej komórce wagą, a odpowiadająca mu informacja cyfrowa po przemianie (w konwerterze DAC) do postaci analogowej  $V_K$  zostaje przekazana na wejście referencyjne komparatora (K). W przypadku gdy  $V_K < V_i$ , wymuszony stan danej komórki zostaje zachowany, zaś następny impuls zegarowy przełącza rejestr przesuwny w kolejną pozycję, powtarzając w niej uprzednio opisaną operację. W przypadku alternatywnym, gdy  $V_K > V_i$ , komparator kasuje wpisaną do danej komórki rejestru wyjściowego "jedynkę" i sprowadza jej stan do "zera". W ten sposób przebiega proces porównywania "zamrożonego" poziomu wejściowego  $V_i$  z bieżącym poziomem wyjściowym konwertera c/a, w każdej pozycji rejestru przesuwnego aż do jego najmniej znaczącego bitu (LSB). Z chwilą zakończenia ostatniej operacji, sygnał S<sub>4</sub> (STROBE) otwiera odbiór informacji cyfrowej z rejestru wyjściowego za pośrednictwem zespołu "drajwerów" linii (LD), a rozkaz S5 przygotowuje układ logiki do następnego cyklu pomiarowego. Dla kompletności opisu funkcjonalnego wypada przypomnieć, że wkład wnoszony do bieżącego poziomu referencyjnego przez poszczególne komórki rejestru wyjściowego podyktowany jest przez przyjętą strukturę sieci rezystorowej konwertera c/aoraz wartość napięcia V<sub>R</sub> jego źródła wzorcowego. Dodajmy, że w praktyce najczęściej stosowana jest sieć rezystorowa typu "R-2R", w której współczynniki wagi, licząc od najwyższego bitu (n=1), przyjmują wartości  $w_n = 2^{-n}$ , a więc odpowiednio:  $\frac{1}{2}$ ,  $\frac{1}{4}$ ,  $\frac{1}{8}$ ,  $\frac{1}{16}$ .... itd.

Grupę trzecią, rekomendowaną do analizatorów o bardzo wysokiej *obciążalności* stanowią konwertery z *bezpośrednim kodowaniem równoległym*, upowszechnione w świecie pod angielską nazwą FLASH (FADC). Rysunek 114 przedstawia uproszczony schemat blokowy tego rodzaju konwertera.



Rys. 114. Uproszczony schemat blokowy konwertera typu FADC

Stanowi on w istocie unowocześnioną emulację znanego nam już układu *konwertera* multidyskryminatorowego [171], w którym miejsce zespołu indywidualnych rejestrów zajął konwerter kodu (z termometrowego na dwójkowy) ze stowarzyszonym systemem pamięci histogramującej. Jego osnową jest "stos" komparatorów. Na ich równolegle połączone wejścia informacyjne podany jest analizowany impuls wejściowy. Podlega on równoczesnemu porównywaniu z poziomami wejść referencyjnych, zadanymi przez rezystorowy dzielnik napięcia ( $R_1, R_2, R$ ), zasilany ze źródła napięcia wzorcowego  $V_R$ .

Przypomnijmy, że różnica napięć sąsiadujących poziomów jest analogowym odpowiednikiem *przedziału kwantowania* (*LSB*), zaś liczba tych przedziałów (n.b. równa liczbie komparatorów), zawartych między 2<sup>n</sup> poziomami kwantowania, wynosi 2<sup>n</sup>-1, przy czym n oznacza liczbę bitów wyjściowego słowa cyfrowego. Dodajmy nadto, że według najczęściej stosowanej definicji, tej właśnie liczbie bitów przydaje się atrybut *rozdzielczości konwertera* FADC [180]. W świetle powyższych uwag jawią się techniczne trudności praktycznej realizacji konwertera wysokiej rozdzielczości, tym bardziej iż mnogość (2<sup>n</sup>-1) niezbędnych komparatorów zwielokrotnia odpowiednio liczebność elementów konwertera kodu. Zostały one wprawdzie przezwyciężone w technologii scalonych struktur wielkiej skali integracji [181], wszelako wobec niezadowalającej *nieliniowości różniczkowej* (DNL), konwertery takie nie znalazły zastosowania w spektrometrii wysokiej (wielobitowej) rozdzielczości.

Równoczesność porównania amplitudy konwertowanego impulsu ze wszystkimi poziomami referencyjnymi skraca proces kodowania do jednego zaledwie kroku. Stąd też całkowity *czas konwersji* jest bardzo krótki (rzędu ns), na który składają się czas reakcji jednego komparatora oraz opóźnienia bramek dekodera. Odpowiedniej redukcji ulega w konsekwencji "wydłużenie" impulsu w wejściowym stopniu pamięci analogowej. Na rysunku 170 ukazano również często stosowany w szybkich konwerterach FADC sposób przekazu sygnału informacyjnego do "stosu" komparatorów wyposażonych w dodatkowe *wejście strobujące*. Podawany na nie, uformowany w stowarzyszonym układzie detektora szczytu, impuls strobujący uaktywnia jednocześnie wszystkie komparatory w obrębie maksimum konwertowanego impulsu wejściowego i zatrzymuje ich stan na czas niezbędny do zapisu rezultatu konwersji w rejestrze adresowym analizatora.

Większą, zdeterminowaną hardware'owo liczbę porównań, w akcie przemiany analogowo-cyfrowej, wykonuje konwerter z kompensacją wagową. Procedura pojedynczego kroku porównywania obejmuje tutaj kilka mikrooperacji o określonych czasach trwania. Liczba kroków zależy z kolei od założonej rozdzielczości konwertera. Tak więc w sumie czas pełnego cyklu kodowania dostępnych komercyjnie przetworników z kompensacją wagową (zależnie od rozdzielczości i stopnia zaawansowania technologicznego), mieści się w przedziale od ułamka µs do kilkudziesięciu µs [179], [21], [182].

*Czas konwersji* w przypadku konwerterów typu *Wilkinsona* określa się na trzy sposoby; jako całkowity czas przetwarzania dla konkretnego zakresu pomiaru, bądź też jako względny czas przetwarzania odniesiony do 1 bitu konwertera względnie do 1 kanału analizatora. W praktyce pomiarów spektrometrycznych korzysta się zwyczajowo z ostatniego sposobu. Wartości *czasu konwersji* tego rodzaju przetworników ADC wyrażanego w takiej konwencji mieszczą się w przedziale od 50 do 500 ns/kanał.

Bardzo ważnym parametrem technicznym konwerterów ADC, obok wyżej omówionych, jest *nieliniowość* ich charakterystyki przemiany. W zakresie zastosowań w spektrometrii amplitudowej, gdzie szczególnego znaczenia nabiera *nieliniowość różniczkowa* DNL, inherentne własności konwerterów nie spełniają stawianych im wymagań. Z tego też względu są one uzupełniane dodatkowymi *układami linearyzującymi* dokonującymi odpowiednich korekcji bądź to w trakcie procesu przemiany (*on line*) [183],[184] względnie po jego zakończeniu (*off-line*) [185].

Największą popularność zyskała technika linearyzacji oparta na opracowanej przez E.Gatti'ego i współpracowników *metodzie przesuwanej podziałki (Sliding scale technique)* [183]. Wykorzystuje ona znany sposób zwiększania dokładności pomiaru długości przy pomocy podziałki liniowej obarczonej błędem skalowania. Polega on na wykonaniu dostatecznie licznej serii pomiarów, w których posługiwano się losowo dobieranym jej fragmentem, oraz wyznaczeniu średniej wartości uzyskanych w tej procedurze wyników. Układową adaptację tego sposobu do wyrównywania charakterystyki przemiany (dowolnego w zasadzie) konwertera ADC ilustruje przedstawiony na rysunku 115 skrajnie uproszczony schemat blokowy.



**Rys. 115.** Uproszczony schemat blokowy układu linearyzacji charakterystyki przemiany analizatora wielokanałowego

Odpowiednikiem niedokładnej podziałki jest generator kodu ("S") o przypadkowym rozkładzie wartości słów cyfrowych. Jest on uruchamiany rozkazem z układu logiki (zawartego w bloku wejściowym) wysyłanym w odpowiedzi na startowy impuls wejściowy  $V_i$ . Generowana w ten sposób informacja cyfrowa  $S_i$  jest logicznie przywiązana do impulsu wejściowego, a odpowiadający jej analogowy ekwiwalent napięciowy  $\Delta V_{Si}$  (uformowany na wyjściu pomocniczego konwertera DAC) dodawany jest do  $V_i$  w bloku (ANALOG PLUS). Sumaryczny sygnał wejściowy ( $V_i + \Delta V_{Si}$ ) podlega konwersji analogowo-cyfrowej w bloku (ADC). Uzyskany rezultat konwersji zostaje z kolei przekazany do bloku (*DIGITAL MINUS*), w którym następuje odjęcie od niego zadanej uprzednio przez generator kodu wartości cyfrowej  $S_i$ , dając w efekcie cyfrowe odwzorowanie  $V_i$ .

W procesie tworzenia histogramu widma amplitudowego kolejnym impulsom o takiej samej amplitudzie przyporządkowywany jest zmieniający się stochastycznie dodatek  $\Delta V_{Si}$ , powodując wespół z impulsem  $V_i$  "przemiatanie" odpowiednio wyższych przedziałów komparacji konwertera w hardware'owo ustalonym przedziale. Statystyczny rozkład położeń przynależnych kanałów będzie więc określony przez średnią ważoną szerokości kanału dla tej części zakresu ADC. Względna nieokreśloność szerokości kanału ulega wówczas efektywnie (m+1)-krotnej redukcji [186], przy czym m jest wartością maksymalną kodu "S" (liczbą kanałów pomocniczego konwertera cyfrowo-analogowego DAC). Łatwo zauważyć, że o taką właśnie liczbę kanałów zostaje "zubożona" pojemność czynna górnego zakresu zasadniczego konwertera ADC. Stąd też rozdzielczość DAC ustalana jest kompromisowo, i przykładowo dla 12-bitowego (4096-kanałowego) konwertera ADC wynosi ona zazwyczaj 8 bitów. Tak więc "strata" w liczbie użytecznych kanałów w typowym przypadku sięga zaledwie poziomu 1.5 %. Dodatkowe procedury związane z aplikacją metody *przesuwanej skali* powodują w konsekwencji odpowiednie zwiększenie czasu przetwarzania analogowo-cyfrowego. Ten niepożądany ujemny efekt został rychło skompensowany na drodze postępu technologicznego. Wskazują na to parametry techniczne współczesnych rozwiązań, żeby choć wymienić dedykowany do współpracy z komputerem "bufor wielokanałowy" MCB (*multichannel buffer*) typu 921 produkcji firmy ORTEC. Zastosowano w nim 14-bitowy przetwornik ADC z kompensacją wagową w układzie wyrównywania szerokości kanałów metodą przesuwanej skali. Jego sumaryczny czas konwersji i transferu danych do pamięci wynosi zaledwie 1.5  $\mu$ s. a nieliniowość różniczkowa (DNL) nie przekracza  $\pm 1\%$ .

Wypada w tym miejscu przypomnieć, że moduł funkcjonalny MCB powstał jako element składowy wspomaganego komputerowo systemu pomiarowego o firmowej nazwie ADCAM (*Advanced Data Collection and Menagement*) [21]. Dodajmy, że ostatnie dekady ubiegłego stulecia zaobfitowały wieloma podobnymi systemami modularnymi, przy czym szczególne znaczenie należy w tym aspekcie przypisać wspominanemu już wielokrotnie systemowi CAMAC (*Computer Application for Measurement and Control*) [187].

Zgodnie z ogólną koncepcją systemu ADCAM, konwencjonalną strukturę wielokanałowego analizatora amplitudy podzielono na dwie części, spełniające odpowiednio funkcje:

- 1) naboru i magazynowania danych pomiarowych,
- 2) sterowania systemem i odczytu danych.

Zadania pierwszej grupy realizuje hardware'owo autonomiczny *bufor wielokanałowy* MCB systemu, natomiast zadania grupy drugiej wykonuje konwencjonalny komputer PC wyposażony w odpowiedni *interface* oraz specjalizowany program *emulacyjny* systemu (*MCA emulation software*). Na rysunku 116 przedstawiono funkcjonalny schemat blokowy tego systemu, eksponując na nim podstawowe bloki składowe bufora MCB.



Rys. 116. Funkcjonalny schemat blokowy systemu ADCAM

Zaznaczony symbolicznie na schemacie stos buforów MCB odzwierciedla możliwość zastosowania systemu ADCAM w pomiarach wielotorowych.

Alternatywę wersji modularnej buforów MCB, stanowią realizacje na standardowych kartach komputerowych. Są one wykonywane bądź to jako wierne odpowiedniki buforów MCB, bądź w wersji wzbogaconej w dodatkowe bloki funkcjonalne toru spektrometrycznego. Przykładowo można wymienić karty f-my ORTEC oznaczone odpowiednio symbolami "Trump" oraz "MicroACE". Umożliwiają one wespół z odpowiednimi kartami oprogramowania łatwe zestawienie wielokanałowego analizatora amplitudy średniej klasy na bazie rozporządzalnego komputera osobistego PC.